ADSP系列数字信号处理器原理

3 (p0-1): 上篇 AD-21xx系列16位定点数字信号处理器
3 (p0-2): 第1章 定点DSP概述
3 (p0-3): 1.1 功能单元
3 (p0-4): 目录
4 (p0-5): 1.2 存储器和系统接口
4 (p0-6): 1.3 指令集
4 (p0-7): 1.4 DSP性能
5 (p0-8): 1.5 核心结构
6 (p0-9): 1.6 片内外设
6 (p0-10): 1.7 ADSP-21xx系列的开发工具
7 (p0-11): 2.1 概述
7 (p0-12): 第2章 ADSP-21xx计算单元
9 (p0-13): 2.2 算术／逻辑单元（ALU）
9 (p0-14): 2.2.1 ALU的框图
11 (p0-15): 2.2.2 ALU标准功能
12 (p0-16): 2.2.3 ALU的输入／输出寄存器
12 (p0-17): 2.2.4 多精度能力
12 (p0-18): 2.2.5 ALU的饱和模式
12 (p0-19): 2.2.6 ALU的溢出锁存模式
13 (p0-20): 2.2.7 除法
15 (p0-21): 2.3 乘法／累加器（MAC）
15 (p0-22): 2.2.8 ALU的状态位
16 (p0-23): 2.3.1 MAC框图的讨论
17 (p0-24): 2.3.2 MAC操作
21 (p0-25): 2.4 桶形移位器
21 (p0-26): 2.4.1 移位器框图讨论
26 (p0-27): 2.4.2 移位器的操作
31 (p0-28): 第3章 ADSP-21xx程序控制和数据地址产生
31 (p0-29): 3.1 程序控制器
31 (p0-30): 3.1.1 下一个程序地址选择逻辑
31 (p0-31): 3.1.2 程序计数器和PC堆栈
33 (p0-32): 3.1.4 循环比较器及其堆栈
33 (p0-33): 3.1.3 循环计数器和堆栈
35 (p0-34): 3.2 程序控制指令
37 (p0-35): 3.3 中断
38 (p0-36): 3.3.1 中断服务的过程
38 (p0-37): 3.3.2 设置中断
40 (p0-38): 3.3.3 中断响应时间
41 (p0-39): 3.4 状态寄存器和状态堆栈
41 (p0-40): 3.4.1 算术状态寄存器（ASTAT）
42 (p0-41): 3.4.2 堆栈状态寄存器（SSTAT）
43 (p0-42): 3.4.3 模式状态寄存器（MSTAT）
44 (p0-43): 3.5 条件指令
45 (p0-44): 3.6 TOPPCSTACK
46 (p0-45): 3.7 数据地址的生成
46 (p0-46): 3.7.1 数据地址发生器（DAG）
49 (p0-47): 3.7.2 数据存取的编程
50 (p0-48): 3.7.3 PMD-DMD总线交换
51 (p0-49): 3.8 定时器
54 (p0-50): 第4章 ADSP-21xx串口
54 (p0-51): 4.1 端口的基本情况
56 (p0-52): 4.2 同步串口的编程
58 (p0-53): 4.3 SPORT的使能
59 (p0-54): 4.4 串行时钟
60 (p0-55): 4.5 串口字长
60 (p0-56): 4.6 串行字成帧选项
61 (p0-57): 4.7 串口设置举例
62 (p0-58): 4.8 时序举例
67 (p0-59): 4.9 压扩和数据格式
68 (p0-60): 4.10 自动缓冲
71 (p0-61): 4.11 多通道功能
73 (p0-62): 4.12 SPORT的定时
79 (p0-63): 5.1 HIP管脚介绍
79 (p0-64): 第5章 ADSP-21xx主机接口
80 (p0-65): 5.2 HIP功能描述
82 (p0-66): 5.3 HIP的操作
84 (p0-67): 5.4 HIP中断
85 (p0-68): 5.5 主机接口的时序
88 (p0-69): 5.6 通过HIP的引导加载
91 (p0-70): 第6章 ADSP-21xx模拟接口
92 (p0-71): 6.1 A/D转换
92 (p0-72): 6.1.1 模拟输入
92 (p0-73): 6.1.2 ADC
94 (p0-74): 6.2.1 DAC
94 (p0-75): 6.2 D/A转换
95 (p0-76): 6.2.2 差分输出放大器
95 (p0-77): 6.3 模拟接口的操作
95 (p0-78): 6.3.1 存储器映射的控制寄存器
96 (p0-79): 6.3.2 存储器映射的数据寄存器
97 (p0-80): 6.3.3…